Міністерство освіти і науки України
Київський політехнічний інститут ім. Ігоря Сікорського
Теплоенергетичний факультет
Кафедра АПЕПС
Комп’ютерна схемотехніка та архітектура комп’ютерів
ЗВІТ ДО
ЛАБОРАТОРНОГО ПРАКТИКУМУ № 3
«Типові комбінаційні ЦП»
Варіант № 25
Дата «26» Вересня 2021
Мета роботи: Закріплення знань і отримання практичних навичок проектування та синтезу на базі ПЛІС типових комбінаційних ЦП в заданому елементному базисі.
Теоретичні відомості
Шифратори
Шифратор призначений для перетворення цифрової інформації, що подана унітарним (унітарний код – двійковий код фіксованої довжини) n-розрядним кодом, у еквівалентний двійковий m-розрядний код.
Унітарний код це код для якого може існувати тільки один активний стан змінної Xi із множини вхідних сигналів {Xn-1…X1, X0}. Отже, шифратор – це перетворювач унітарного коду "1 з n" у двійковий паралельний код, у якого число виходів m однозначно зв’язане з числом входів n як 2m.
Якщо n=2m , що означає використання повного набору вихідних двійкових комбінацій Yi, такий шифратор називають повним. Наприклад, шифратор 8-3 є повним, бо він реалізує повний набір можливих комбінацій змінних Xi (n=8) у повний вихідний набір Yi (m=2) як 23=8.
У неповному шифраторі число входів m не відповідає числу всіх можливих вихідних комбінацій 2m, причому завжди n<2m, що відповідно утворює певне число невикористаних вихідних наборів. Прикладом неповного шифраторa, який найчастіше зустрічається на практиці, є шифратор 10-4, що використовується для кодування десяткових чисел у двійково-десятковий код ДДК /8-4-2-1/, Такий шифратор можна застосовувати для кодування десяткових символів (0...9), наприклад, з клавіатури пульта керування. Схематичне позначення шифратора наведене на рис. 10.1,а, а схема внутрішньої будови на рис. 10.1,б. Здійснити синтез повного або неповного шифратора можна на базі логічних елементах.
/
Рисунок 10.1 – Умовне позначення та внутрішня будова шифратора 8-3
Шифратор 8-3 може бути описаний таблицею істинності (табл.10.1).
Таблиця 10.1 – Таблиця істинності шифратора 8-3
N
Входи
Виходи
х0
xl
х2
х3
х4
x5
Х6
х7
у2
у1
у0
0
1
0
0
0
0
0
0
0
0
0
0
1
0
1
0
0
0
0
0
0
0
0
І
2
0
0
1
0
0
0
0
0
0
І
0
3
0
0
0
1
0
0
0
0
0
І
І
4
0
0
0
0
1
0
0
0
1
0
0
5
0
0
0
0
0
І
0
0
1
0
І
6
0
0
0
0
0
0
1
0
1
І
0
7
0
0
0
0
0
0
0
1
1
1
1
Окремі інтегральні мікросхеми зустрічаються рідко, як правило існують мікросхеми, що виконують комбіновані функції, наприклад "шифратор/дешифратор". На практиці використовують пріоритетні шифратори, у яких вихідний код завжди має найбільший номер активного вхідного сигналу
{x0..xn}. Приклад роботи пріоритетного шифратора: вхід {x0=1, x1=1, x2=0, x3=0, x4=1}, тоді вихід Y=4.
Дешифратори
Дешифратори (декодери) є комбінаційними пристроями, призначеними для перетворення кодованих двійкових вхідних сигналів у сигнали керування виконавчими пристроями, пристроями відображення інформації і т.п.
Дешифратор призначений для розпізнавання (дешифрації) числа, яке подане позиційним n-розрядним двійковим кодом. Найчастіше дешифратор n−m виконує функцію перетворення двійкового кода в унітарний код "1 з m ", тобто виконує функцію, що обернена дії шифратора, і тому для повного дешифратора справедливе співвідношення m2n, де m – порядковий номер виходу Yi дешифратора.
У загальному випадку дешифратор має декілька входів (за кількістю розрядів двійкових чисел, які необхідно декодувати) і декілька виходів.
Кожній комбінації вхідних сигналів відповідає певна комбінація вихідних.
Мультиплексори MUX (англ. Multiplex – ущільнювати), або MS (від англ. Multiplexer selector – ущільнювач-перемикач) – це комбінаційні пристрої, які підмикають до виходу той вхід (передають на вихід інформацію з того входу), номер якого задає комбінація нулів і одиниць на адресних входах. Мультиплексори призначені для почергової передачі на один вихід одного з кількох вхідних си...
